Mentor Graphics QuestaSim SE 10.4c

Mentor Graphics QuestaSim SE 10b 32bitは業界で最も優秀なHDL言語エミュレータ、それは提供する最も友好のデバッグ環境は、唯一の単カーネル支持VHDLとVerilog混合シミュレーションのシミュレータ。FPGA設計は作/ ASICのRTL級と門級回路シミュレーションの優先で、それを採用して直接コンパイル最適化の技術、Tcl / Tk技術、シングルとはカーネルシミュレーション技術、コンパイルシミュレーションのスピードは速くて、コンパイルのコードとプラットフォームに関係なく、保護IP核持ち、個性的なパターンのインタフェースと用戸をユーザーインタフェース間違って加速調査を提供する強力な手段。全面的に支援してVHDLとVerilog言語のIEEE標準、支持C / C ++の呼び出しとデバッグ機能

The Mentor Graphics QuestaSim SE 10B 32 bit is the best in the industry HDL language emulator, it provides the most friendly debugging environment simulator Verilog mixed simulation of single kernel support VHDL only. In ASIC RTL class by class and the gate circuit simulation design FPGA priority, it adopts direct compilation optimization technology, and Tcl Tk kernel technology and simulation technology, single, compiled simulation of fast speed, regardless of the platform, compiled code has IP nuclear protection the acceleration is a powerful tool to provide user interface for the wrong door with a unique pattern of the interface. The Verilog VHDL standard language and IEEE support across the board, consisting of a support and C call C plus

O mentor graphics questasim se 10B 32 bit é o Melhor Na indústria HDL language emulador, fornece o Ambiente Mais amigável o Simulador Verilog misturado simulação de único kernel suporte VHDL.EM ASIC RTL, classe por classe e o portal circuito design FPGA simulação de prioridade, adota a tecnologia de otimização direta de compilação, e TCL TK kernel tecnologia e tecnologia de simulação, simulação de Velocidade simples, elaboradas, independentemente Da plataforma, O código compilado TEM IP protecção nuclear a aceleração é UMA poderosa ferramenta de interface de usuário Para a porta errada com um único padrão de interface.A Verilog VHDL padrão IEEE língua e apoio EM toda a Linha, consistindo de um suporte e c Liga C plus

Mentor Graphics QuestaSim, SE, 10 b 32 분이 업계 가장 우수한 고밀도 지방 단백질 언어 시뮬레이터, 그것은 제공 가장 우호 디버그 환경, 유일한 싱글 커널 지원 VHDL 및 Verilog 혼합 아날로그의 시뮬레이터.FPGA 설계 작품 / ASIC 있는 RTL 수준 과 문 급 회로 아날로그 우선 그것을 채택 직접 빌드 최적화 기술, Tcl / Tk 기술, 싱글, 시뮬레이션 기술, 컴파일 커널 아날로그 속도 빠른 컴파일 코드 및 플랫폼 상관없으니, IP 핵무기 보호, 성격 성격 그래픽 인터페이스 및 사용자 사용자 인터페이스 오류 가속 조사 강력한 수단 제공.전면 지원 VHDL 및 Verilog IEEE 기준 언어 지원 C / C + + 부르다 및 디버깅 기능

El Mentor Graphics questasim se 10b 32 bit es el mejor en la industria HDL language emulador, proporciona la mas amigable entorno de depuracion del kernel simulador Verilog raza simulación VHDL único apoyo solamente.En ASIC RTL clase por clase y la puerta de diseño de simulacion de circuitos FPGA prioridad, adopta la tecnología de optimización de la compilación, y Tcl TK * kernel la tecnología y la tecnología de simulación, simulación de velocidad única, compilado, independientemente de la plataforma, código compilado tiene IP protección nuclear la aceleración es una poderosa herramienta Para proporcionar la interfaz de usuario para la puerta equivocada con un patron unico de la interfaz.El Verilog VHDL lenguaje estandar IEEE de apoyo y a través de la Junta, que consta de un apoyo y c llamada C Plus