ハイテク企業の開発の復雑なチップパッケージと単板、克服し、飛躍的に伸びたIC速度とデータ転送速度を連合による供給電圧の低下により高い密度、ますます小型化の構造による電源完備性と信号の整合性の問題。また、もっと高いI / O数、たくさんのチップとパッケージと、より高い電気性能により、ICパッケージの物理設計がもっと複雑に。
첨단 기술 기업 개발 복잡한 칩, 패키지 및 단판 극복하도록 노력한다 급속 한 성장 때문에 IC 속도와 데이터 전송 속도 연합 인한 전력 공급 전압 인하 더 고밀도 갈수록 소형화 구조 인한 전력 무결성 및 신호 무결성 문제.동시에 더 높은 I/O 수 있는 칩 많이 보관 및 패키지 및 더 높은 전기 성능 제약 조건 다 때문에 IC 패키지 물리 디자인 한층 더 복잡해지다.
High tech enterprise to develop complex chip package and single board power supply voltage is reduced due to efforts to overcome the rapid growth of the IC speed and the data transmission rate of the joint caused by the higher density, the problem of power integrity and signal integrity caused by increasingly miniaturization of the structure. At the same time, a higher number of I/O, multiple stacked chips and packages, as well as a higher electrical performance constraints have made the physical design of IC packaging more complex.
Empresas de Alta tecnologia e Desenvolvimento de embalagem única Placa chip IC para superar a Velocidade de crescimento rápido e a Velocidade de transmissão de dados devido a redução Da tensão de alimentação Das nações Unidas, de Alta densidade, Mais estrutura compacta, a integridade e a integridade de sinal.Ao Mesmo tempo, O maior número de I / O, embalagem e empilhamento de chips e Mais Alto desempenho elétrico de restrição física IC package design Torna Mais complexa.
Chip de empresas de alta tecnología el desarrollo de un complejo paquete de chapa, y tratar de superar debido a la reducción de la tensión causada por el rápido crecimiento de las Naciones Unidas el ritmo y la velocidad de transmisión de datos y de mayor densidad de energía, el problema de la integridad y la integridad de la estructura de la señal cada vez más pequeñas de la causa.Al mismo tiempo, mayor número de I / o, el chip y el paquete de la restricción de la pila eléctrica y de mayor rendimiento que el paquete de diseño físico es más compleja.
No comments:
Post a Comment